

三相電圧形インバータのための デッドタイム誤差を生じないPWM法の実機検証

学生員 加藤 廉* 正員 茂木 進一**
 正員 南 政孝** 正員 道平 雅一**

An Experimental Study on a PWM Method without Dead-Time Error for Three-Phase Voltage-Fed Inverter

Ren Kato*, Student Member, Shin-ichi Motegi**, Member, Masataka Minami**, Member, Masakazu Michihira**, Member

(2017年12月13日受付, 2018年1月30日再受付)

Voltage-fed inverters have dead-time to protect against short-circuit of the DC-link voltage. Dead-time distorts AC-output voltage and decreases DC-link voltage utilization. To overcome these problems, the authors propose a novel PWM method without voltage error caused by the dead-time of the converter. In this paper, the principle and theoretical operation of the proposed PWM method are described in detail and the theory is confirmed through experiment results.

キーワード：三相電圧形インバータ, パルス幅変調, デッドタイム, デッドタイム誤差

Keywords: three-phase voltage-fed inverter, PWM, dead-time, dead-time error

1. まえがき

一般に、電圧形電力変換器には上下アームの短絡を防止するためのデッドタイム (以下ではDTと略す) を付加する必要があり、いわゆるDT誤差が生ずる。これまでに様々なDT誤差補償法^{例え(1)}が検討されているが、これらはDT誤差の大きさを計算し予め指令値に重畳するなどの必要がある。これに対して著者らは、DT誤差を原理的にゼロにすることで、同誤差を意識しない制御系の設計が期待できるPWM法を提案し、単相電圧形インバータへの適用例を報告している⁽²⁾。本稿では前記提案法の三相電圧形インバータ (Fig. 1 参照) への適用について検討する。

2. デッドタイムによる誤差

Fig. 2 に従来のデッドタイム付加方法 (以下では従来法とする) のモデル波形 (A 相のみ) を示す。Fig. 2 に示すように従来法では、まず、出力電圧指令値 v_A^* とキャリア信号 v_{CAR} を比較し仮のスイッチング信号を得る。そして、このスイッチング信号の立ち上がりに遅れ (➡) を与えることでDT (A_P , A_N がともにOFF指令) を付加する。こ




Fig. 1. A three-phase voltage-fed inverter.




Fig. 2. Model waveforms for conventional method.

ここで、DT時 (A_P , A_N がともにOFF状態) の交流側出力電圧 v_{AM} は、交流側電流 $i_A > 0$ の場合 (Fig. 2(a)) には、同電流 i_A が下アーム A_N の逆並列ダイオードを流れるため $v_{AM} = -V_D/2$ となり、マイナスの誤差電圧 v_E が発生する。逆に、 $i_A < 0$ の場合 (Fig. 2(b)) には、同電流 i_A が上アーム A_P の逆並列ダイオードを流れるため $v_{AM} = +V_D/2$ となり、プラスの誤差電圧 v_E が発生する。以上から、誤差電圧

* 神戸市立工業高等専門学校 専攻科 電気電子工学専攻
 〒651-2194 神戸市西区学園東町 8-3
 Advanced Course of Electrical and Electronic Engineering,
 Kobe City College of Technology
 8-3, Gakuen-Higashimachi, Nishi-ku, Kobe 651-2194, Japan
 ** 神戸市立工業高等専門学校 電気工学科
 〒651-2194 神戸市西区学園東町 8-3
 Dept. of Electrical Engineering, Kobe City College of Technol-
 ogy
 8-3, Gakuen-Higashimachi, Nishi-ku, Kobe 651-2194, Japan




Fig. 3. Model waveforms for proposed method.

v_E は (1) 式で与えられる。

$$v_E = \pm V_D T_{DT} f_{CAR} \dots \dots \dots (1)$$

ここで, T_{DT} : DT の長さ, V_D : 直流電圧, f_{CAR} : キャリア周波数

従来の DT 誤差補償法ではこの誤差電圧 v_E を予め出力電圧指令値 v_A^* に重畳する⁽¹⁾。

3. 提案するデッドタイム誤差レス PWM 法

提案する DT 誤差を生じない PWM 法 (以下では提案法とする) のモデル波形を Fig. 3 に示す。ここで, Fig. 3(a) は交流側出力電流 $i_A \geq 0$ の場合, Fig. 3(b) は $i_A < 0$ の場合である。

提案法では, Fig. 1 に示すインバータ交流側の電流 i_A の極性に従って DT を付加するアーム (A_P or A_N) を切り換える。具体的には, 電流 $i_A \geq 0$ の場合 (Fig. 3(a)) には, DT 時の電流 i_A が下アーム A_N の逆並列ダイオードを流れ下アーム A_N が ON となっている状態と同等であることから下アーム A_N に DT を付加する。一方, 電流 $i_A < 0$ の場合 (Fig. 3(b)) には, DT 時の電流 i_A が上アーム A_P の逆並列ダイオードを流れ上アーム A_P が ON となっている状態と同等であることから上アーム A_P に DT を付加する。これにより, DT 時にも指令値通りの交流側出力電圧 v_A を得られ, DT 誤差を原理的に生じない PWM が可能となる。また, 前記の効果を得ながら一変調周期の中央に相電圧パルス v_{AM} を配置^{例えば(3)}できることも特徴である。なお, α は (2) 式のように DT の時間 T_{DT} により決まる電圧である。

$$\alpha = 2V_D T_{DT} f_{CAR} \dots \dots \dots (2)$$

4. 実験結果

Fig. 1 の主回路に Fig. 2 に示す従来法 (DT 誤差補償は適用していない) と Fig. 3 に示す提案法を適用し実験 (主回路定数などは Table 1 参照) を行った結果を Fig. 4 に示す。なお, 同 Fig. において,

- (a), (d): 出力電流 i_A, i_B, i_C
- (b), (e): A 相出力電圧 v_{AM} の一変調周期 ($T_{CAR} = 1/f_{CAR}$) における平均値 $v_{AM}[k]^\#$

$$v_{AM}[k]^\# = \frac{1}{T_{CAR}} \int_{t_k}^{t_{k+1}} v_{AM} dt \dots \dots \dots (3)$$

Table 1. Experimental conditions.

| | | |
|-----------------------------|---|--------------------------------------|
| Switching power devices: | IGBT, 600V, 50A, 7MBP50VDA060-50 Fuji Electric | |
| Load (L+R in series): | 18.0mH+8.0Ω × 3phase, Y-connection | |
| DC-source voltage V_D : | 400V _{AVG} | Modulation ratio λ : 0.80 |
| Output frequency f_{AC} : | 50 Hz | Carrier frequency f_{CAR} : 20 kHz |
| Dead-time compensation: | OFF | Dead-time T_{DT} : 2.5 μs |
| Dead-time error v_E : | ±20V (= ± $V_D T_{DT} f_{CAR}$) | |




Fig. 4. Experimental results ((a)–(c): w/o proposed method, (d)–(f): w/ proposed method).

(c), (f): 変調周期毎の A 相の出力電圧誤差 $v_{AM-E}[k]$

$$v_{AM-E}[k] = v_{AM}[k]^\# - v_A[k]^* \dots \dots \dots (4)$$

DT 誤差補償を行わない場合 (Fig. 4(a)–(c)) は, 交流側電流 i_A の極性に従って ±30 V 程度の出力電圧誤差 v_{AM-E} が生じている。これはスイッチングの遅れによる誤差を ±8 V 程度, IGBT・FRD による順方向降下電圧の合計を ±2 V 程度と想定すると, DT 誤差 ±20 V が生じていると考えられる。一方, 提案している DT 誤差レス PWM 法 (Fig. 4(d)–(f)) では, 交流側電流 i_A のゼロクロス付近で出力電圧誤差 v_{AM-E} が大きくなっているものの, 出力電圧誤差 v_{AM-E} が ±10 V 程度と抑制されている。先に述べたように, スwitchingの遅れによる誤差を ±8 V 程度, IGBT・FRD による順方向降下電圧の合計を ±2 V 程度と想定すると, DT 誤差がほとんど生じていないことが確認できる。

5. あとがき

三相電圧形インバータに著者らが提案した DT 誤差レス PWM 法を適用し, 実験よりその有効性を確認した。今後は, 交流側電流に大きなスイッチングリップルが含まれ一変調周期内で電流の極性が変化する場合 (交流負荷側のインダクタンス成分が小さい場合) への対応, 二相 PWM 法への適用方法などについて検討を続けていく予定である。

文 献

- (1) 電気学会半導体電力変換システム調査専門委員会:「パワーエレクトロニクス回路」, オーム社, pp.202–205 (2000)
- (2) K. Okamoto, T. Aoki, S. Motegi, M. Michihira, and Y. Nishida: “A Novel PWM Method without a Voltage Error Caused by the Dead-Time for the Voltage-Fed Converters”, *IEE, Japan*, MD-15-067/HCA-15-006, pp.31–36 (2015) (in Japanese)
- (3) ルネサスエレクトロニクス(株):「SH7137 グループ, MTU2 三相の相補 PWM 出力機能」, https://www.renesas.com/ja-jp/doc/products/mpumcu/apn/004/rjj06b1059_sh7137ap.pdf, 2018/01/30 閲覧